(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-223772

(43)公開日 平成10年(1998) 8月21日

(51) Int.CL⁶

識別記号

FΙ

H01L 21/8238 27/092 H01L 27/08

321B

審査請求 有 請求項の数6 OL (全 7 頁)

(21)出願番号

特願平9-23604

(22)出魔日

平成9年(1997)2月6日

(71)出版人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 益岡 完明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 尾身 祐助


WPHOS < WMOS

(54) 【発明の名称】 CMOS半導体装置およびその製造方法

(57)【要約】

【目的】 nMOSをLDD構造に、pMOSをシングルドレイン構造に形成する製造方法において、pMOSのソース・ドレインを過度に深く形成しないで済むようにする。

【構成】 n型ウェル領域3、p型ウェル領域(図示なし)上にゲート酸化膜4を介してゲート電極5を形成する(a)。As*6を注入してn型低濃度領域7を形成する(b)。ゲート電極の側面にサイドウォール・スペーサ8を形成する(c)。n型ウェル領域3上にレジスト膜を形成し、図外p型ウェル領域にn型不純物を高濃度にドープしてLDD構造のソース・ドレインを形成する(d)。pMOS形成領域側のサイドウォール・スペーサの表面をエッチングしてその幅を減少する(e)。BF2*10を注入してp*型ソース・ドレイン領域11を形成する(f)。



1 ··p型Si基板 2···フィールド酸化膜

3…n型ウェル領域

7…n型低濃度領域 8…サイドウォール・スペーサ 9…レジスト膜 10…BF2⁺ 11、n⁺型いーフ・ドレイン領域

2

【特許請求の範囲】

【請求項1】 側面に第1のサイドウォール・スペーサを有しLDD構造のソース・ドレイン領域を有する第1 導電型チャネルMOSFETと、側面に第2のサイドウォール・スペーサを有しシングルドレイン構造のソース・ドレイン領域を有する第2導電型チャネルMOSFETと、を有するCMOS半導体装置において、前記第1のサイドウォール・スペーサの幅より大きいことを特徴とするCMOS半導体装置。

【請求項2】 前記第1導電型チャネルMOSFETのソース・ドレイン領域の接合深さが、前記第2導電型チャネルMOSFETのソース・ドレイン領域の接合深さと同等もしくは大きいことを特徴とする請求項1記載のCMOS半導体装置。

【請求項3】 (1)第2導電型半導体領域上および第 1導電型半導体領域上にそれぞれゲート絶縁膜を介して 第1、第2のゲート電極を形成する工程と、

- (2)前記第1、第2のゲート電極をマスクとして前記 第2導電型および第1導電型半導体領域内に第1導電型 20 不純物を低濃度にドープして前記第1、第2のゲート電 極の両側の第2導電型および第1導電型半導体領域の表 面領域内に第1導電型低濃度領域を形成する工程と、
- (3) 絶縁膜を全面に堆積しエッチバックを行って前記 第1、第2のゲート電極の側面にそれぞれ第1、第2の サイドウォール・スペーサを形成する工程と、
- (4)前記第1導電型半導体領域上を第1のマスクで覆い、該第1のマスク、前記第1のゲート電極および前記第1のサイドウォール・スペーサをマスクとして第1導電型不純物を高濃度にドープして前記第1のサイドウォ 30 ール・スペーサの外側の前記第2導電型半導体領域の表面領域内に第1導電型高濃度領域を形成する工程と、

(5)前記第2導電型半導体領域上を第2のマスクで覆った状態で前記第2のサイドウォール・スペーサの表面に等方性エッチングを施してその膜厚を減少させた上で、前記第2のマスク、前記第2のゲート電極および前記第2のサイドウォール・スペーサをマスクとして第2導電型不純物を高濃度にドープして前記第2のゲート電極の外側の前記第1導電型半導体領域の表面領域内に第2導電型高濃度領域を形成する工程と、を有し、この順40で、若しくは、前記第(4)の工程と前記第(5)の工程との順序を入れ替えて行うことを特徴とするCMOS半導体装置の製造方法。

【請求項4】 前記第(5)の工程において、前記第2のサイドウォール・スペーサの等方性エッチング処理に 先立ってイオン種の斜め注入によって前記第2のサイド ウォール・スペーサの表面を荒らす工程が付加されることを特徴とする請求項3記載のCMOS半導体装置の製造方法。 ンであることを特徴とする請求項4記載のCMOS半導体装置の製造方法。

【請求項6】 前記第(5)の工程における等方性エッチングがウェットエッチングであることを特徴とする請求項3、4または5記載のCMOS半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はnチャネルMOSF
10 ETとpチャネルMOSFETとを有するCMOS半導体装置とその製造方法に関し、特に、特にフォトリソグラフィ工程の回数を増やすことなく、nチャネルMOSFETおよびpチャネルMOSFETの短チャネル効果を抑制することのできるCMOS半導体装置およびその製造方法に関するものである。

[0002]

【従来の技術】素子が微細化され、ゲート長が短くなっ てくると、しきい電圧が低下するいわゆる短チャネル効 果が顕著になってくる。この短チャネル効果を抑制する 方法の一つとして、ソース・ドレイン領域を浅く形成す ることが一般に知られている。しかし、このソース・ド レイン領域を浅く形成すると、ソース・ドレイン領域に コンタクトを形成する際にプロセスマージンが狭くな る、またシリサイド化が困難になる、などの問題が発生 するため、ソース・ドレイン領域を、浅い接合を有する 低不純物濃度領域と比較的深い接合を有する高不純物濃 度領域とによって構成する、所謂LDD構造に形成する ことが広く採用されている。これは、浅い接合を有する 低不純物濃度領域で短チャネル効果を改善し、比較的深 い接合を有する高不純物濃度領域でシリサイド化やコン タクトの形成を容易に行いうるようにするものである。 しかし、通常の製造方法で、nチャネルMOSFET (以下、nMOSFETという) とpチャネルMOSF ET(以下、pMOSFETという)の双方をLDD構 造に形成するには、◐n型低濃度領域の形成、❷p型低 濃度領域の形成、③n型高濃度領域の形成、④p型高濃 度領域の形成、のそれぞれの工程において反対側のウェ ル領域をマスクにて被覆する必要があるため、ソース・ ドレイン領域を形成するのに4回ものフォトリソグラフ ィ工程を繰り返さなければならないことになり、多くの 工数を要することになる。そこで、比較的短チャネル効 果の現れにくいpMOSについては、シングルドレイン 構造とし、2回のフォトリソグラフィによりソース・ド レイン領域を形成する方法が提案されている。以下に、 この従来技術について図面を参照して説明する。

【0003】図4、図5は上述の従来例を説明するための工程順の断面図である。まず、図4(a)に示すように、p型Si基板101上にフィールド酸化膜102を形成し、n型ウェル領域103およびp型ウェル領域1

型Si基板101上にゲート酸化膜105を形成した 後、ポリSiからなるnMOSFETのゲート電極10 6およびpMOSFETのゲート電極107を形成す る。

【0004】その後、図4(c)に示すように、nMO SFET形成領域およびpMOSFET形成領域にAs † (ヒ素イオン)108を低濃度(例えばドーズ量:2 ~5×10¹³ c m⁻²) にイオン注入して、nMOSFE T形成領域およびpMOSFET形成領域の双方にn型 低濃度領域109、110を形成する。その後、図5 (d) に示すように、p型Si基板101上にCVD法 によりSiO2層を形成した後、異方性エッチングを行 うことにより、nMOSFETのゲート電極106およ びpMOSFETのゲート電極107の側面に、SiO 2からなるサイドウォール・スペーサ111、112を 形成する。

【0005】その後、図5(e)に示すように、nMO SFET上をフォトレジストからなる第1のマスク層1 13で覆った後、pMOSFET形成領域にB+ (ボロ ンイオン) 114を高濃度にイオン注入し、p型高濃度 ソース・ドレイン領域115を形成する。この際、n型 低濃度領域110はp型高濃度ソース・ドレイン領域1 15の中に含まれ、p型領域に反転する。その後、第1 のマスク層113を除去した後、図5 (f) に示すよう に、pMOSFET領域上をフォトレジストからなる第 2のマスク層117で覆った後、nMOSFET領域に As* 118を高濃度にイオン注入し、n型高濃度領域 119を形成する。その後、第2のマスク層117を除 去してCMOSFETの製造工程が完了する。

【0006】なお、nMOSFETのみをLDD構造と するCMOS半導体装置の製造方法や、nMOSFET およびpMOSFETの双方をLDD構造とするCMO S半導体装置の製造方法としては、以下の方法が知られ ている。nMOSFET形成領域上およびpMOSFE T形成領域上にゲート電極を形成し、pMOSFET形 成領域上にレジスト膜を形成した状態でnMOSFET 形成領域にn-型領域を形成する。nMOSFET側の ゲート電極の側面にサイドウォール・スペーサを形成し pMOSFET形成領域上にレジスト膜を形成した状態 でn型不純物を高濃度にドープしてn⁺ 型領域を形成す る。pMOSFET形成領域のゲート電極の側面にnM OSFET側より幅の大きいサイドウォール・スペーサ を形成し、nMOSFET形成領域上にレジスト膜を形 成した状態でp型不純物を高濃度にドープしてp+ 型ソ ース・ドレイン領域を形成する(特開平3-41763 号公報)。nMOSFET形成領域上およびpMOSF ET形成領域上にゲート電極を形成し、両方の領域にn 型不純物を低濃度にドープして両方の領域に n- 型領域 を形成し、両方のゲート電極の側面にサイドウォール・

スト膜を形成した状態でp型不純物を高濃度にイオン注 入してpMOSFET形成領域にp⁺ 型領域を形成す る。次いで、p型不純物を斜め方向からイオン注入して n- 型領域をp- 型領域に反転させる。pMOSFET 形成領域上にレジスト膜を形成した状態でn型不純物を 高濃度にドープして n+ 型領域を形成する (特開平5-145030号公報)。

[0007]

【発明が解決しようとする課題】上述した従来例では、 10 図5 (f) に示すように、nMOSFETはLDD構造 に、またpMOSFETはシングルドレイン構造に形成 されているが、一般に、短チャネル効果はチャネル領域 寄りのソース・ドレイン領域の接合深さに依存するた め、この従来例では、nMOSFETはn型低濃度領域 109の接合深さ、またpMOSFET領域はp型高濃 度ソース・ドレイン領域115の接合深さで短チャネル 特性が支配される。従って、nMOSFET形成領域で は、n型低濃度領域109を一定程度残存させる必要が あるため、n型高濃度領域119の横方向の広がりを考 慮して、図5 (f)に示すAs+ のイオン注入時にマス クとなるサイドウォール・スペーサ111を厚く形成す ることが望まれる。しかしながら、pMOSFET側で は、n型低濃度領域の導電型をサイドウォール・スペー サ形成後、図5(e)に示すB+ のイオン注入により反 転させる工程を用いているため、サイドウォール・スペ ーサを厚く形成した場合、p型高濃度ソース・ドレイン 領域を深く形成する必要がある。そのため、pMOSF ET領域のp型高濃度ソース・ドレイン領域の接合深さ はnMOSFET領域のn型高濃度ソース・ドレイン領 域の接合深さより深くなってしまう。その結果、pMO SFET側のの短チャネル効果が顕著になり、pMOS FETのゲート長の微細化が制限されることになる。よ って、本発明の解決すべき課題は、ソース・ドレイン領 域を形成するためのフォトリソグラフィ工程を2回に留 めつつ、nチャネルおよびpチャネルのMOSFETの 短チャネル効果を抑制できるようにすることである。

[0008]

30

40

【課題を解決するための手段】上述した課題を解決する ため、本発明によれば、側面に第1のサイドウォール・ スペーサを有しLDD構造のソース・ドレイン領域を有 する第1導電型チャネルMOSFETと、側面に第2の サイドウォール・スペーサを有しシングルドレイン構造 のソース・ドレイン領域を有する第2導電型チャネルM OSFETと、を有するCMOS半導体装置であって、 前記第1のサイドウォール・スペーサの幅が第2のサイ ドウォール・スペーサの幅より大きいことを特徴とする CMOS半導体装置、が提供される。

【0009】また、上述の課題を解決するため、本発明 によれば、(1)第2導電型半導体領域上および第1導

1、第2のゲート電極を形成する工程と、(2)前記第 1、第2のゲート電極をマスクとして前記第2導電型お よび第1導電型半導体領域内に第1導電型不純物を低濃 度にドープして前記第1、第2のゲート電極の両側の第 2導電型および第1導電型半導体領域の表面領域内に第 1 導電型低濃度領域を形成する工程と、(3) 絶縁膜を 全面に堆積しエッチバックを行って前記第1、第2のゲ ート電極の側面にそれぞれ第1、第2のサイドウォール ・スペーサを形成する工程と、(4)前記第1導電型半 導体領域上を第1のマスクで覆い、該第1のマスク、前 10 記第1のゲート電極および前記第1のサイドウォール・ スペーサをマスクとして第1導電型不純物を高濃度にド ープして前記第1のサイドウォール・スペーサの外側の 前記第2導電型半導体領域の表面領域内に第1導電型高 濃度領域を形成する工程と、(5)前記第2導電型半導 体領域上を第2のマスクで覆った状態で前記第2のサイ ドウォール・スペーサの表面に等方性エッチングを施し てその膜厚を減少させた上で、前記第2のマスク、前記 第2のゲート電極および前記第2のサイドウォール・ス ペーサをマスクとして第2導電型不純物を高濃度にドー プして前記第2のゲート電極の外側の前記第1導電型半 導体領域の表面領域内に第2導電型高濃度領域を形成す る工程と、を有し、この順で、若しくは、前記第(4) の工程と前記第(5)の工程との順序を入れ替えて行う ことを特徴とするCMOS半導体装置の製造方法、が提

供される。 【0010】

【発明の実施の形態】図1(a)~(f)は、本発明の実施の形態を説明するための工程順の断面図である。まず、図1(a)に示すように、周知の技術によりp型Si基板1上にフィールド酸化膜2を形成して素子分離を行う。次に、p型ウェル領域(図示なし)とn型ウェル領域3を形成する。次いで、ゲート酸化膜4を熱酸化法により形成した後、CVD法によりノンドープのポリシリコンを堆積し、フォトリソグラフィ工程およびエッチング工程により、ゲート電極5を形成する。

【0011】その後、図1(b)に示すように、ゲート電極5およびフィールド酸化膜2をマスクとして、n型不純物例えばAs*(ヒ素イオン)6をイオン注入して、n型低濃度領域7を形成する。このとき、図示され 40ないp型ウェル領域においても同時にn型低濃度領域が形成される。その後、熱処理を施して注入イオン種の活性化を行う。次に、図1(c)に示すように、p型Si基板1上全面にCVD法により絶縁膜例えばSiO2膜を堆積した後、異方性エッチングを行い、ゲート電極関面にサイドウォール・スペーサ8を形成する。

【0012】次に、図1(d)に示すように、pMOS FET形成領域上をレジスト膜9にて覆い、nMOSF ET形成領域(図示なし)にn型不純物例えばP(リ 後、レジスト膜9を剥離除去し図示されないnMOSF ET形成領域上をレジスト膜で被覆した後、図1(e) に示すように、等方性エッチングによりサイドウォール・スペーサ8の表面をエッチングして、スペーサの膜厚 を減少させる。この等方性エッチングに先立って、イオン種例えばBF2+を低エネルギーで斜めイオン注入して、サイドウォール・スペーサ8の表面を荒らしておく

ことができる。また、等方性エッチングとして希フッ酸 溶液などによるウェット法を用いることができる。

0 【0013】その後、図1(f)に示すように、p型不 純物イオン例えばBF₂⁺10をイオン注入して、p⁺型 ソース・ドレイン領域11を形成する。このソース・ド レイン領域を形成するためのイオン注入により、n型低 濃度領域7をp型に反転させることができる。その後、 活性化熱処理を行って、注入イオンを活性化する。

【0014】[作用]上記の製造方法によれば、pMOSFETでは、p+型ソース・ドレイン領域11を形成する際に、サイドウォール・スペーサの幅が薄くなされているので、p型不純物を深くイオン注入しなくてもn型低濃度領域7の導電型を反転することができる。したがって、p+型ソース・ドレイン領域11の接合深さを浅くすることができ、短チャネル効果を抑制することができる。一方、nMOSFET側では、サイドウォール・スペーサの幅を十分に厚く形成して最終的にLDD領域であるn型低濃度領域が所望の長さ残るようにすることができ、短チャネル効果やホットキャリア効果を十分に抑制することができる。

[0015]

【実施例】次に、本発明の実施例について図面を参照し て説明する。図2、図3は、本発明の一実施例を説明す るための工程順の断面図である。まず、図2(a)に示 すように、(100)面を主面とするp型Si基板21 上にフィールド酸化膜22を形成して素子分離を行った 後、n型ウェル領域23とp型ウェル領域24を形成す る。尚、n型ウェル領域23は例えばP+を、エネルギ ー:700keV、ドーズ量:1.5×10¹³cm⁻²の 条件でイオン注入した後、さらに例えばAs⁺を、エネ ルギー: 100keV、ドーズ量: 5×10¹²cm⁻²の 条件でイオン注入して形成する。また、p型ウェル領域 24は、例えばB⁺ を、エネルギー:300keV、ド ーズ量: 2×10¹³ c m⁻²の条件でイオン注入した後、 例えばB⁺ を、エネルギー:30keV、ドーズ量:6 $\times 10^{12}$ c m⁻²の条件でイオン注入して形成する。次 に、6 nm程度のゲート酸化膜25を熱酸化法により形 成した後、CVD法によりノンドープのポリシリコンを 200 nm程度の膜厚に堆積する。その後、フォトリソ グラフィ工程およびエッチング工程により、nMOSF ETのゲート電極26およびpMOSFETのゲート電 極27を形成する。

極26、27およびフィールド酸化膜22をマスクとし て、n型ウェル領域23とp型ウェル領域24の双方 に、例えばAs+ 28を、エネルギー: 10keV、ド ーズ量:3×10¹³ c m⁻²の条件でイオン注入して、n MOSFET形成領域29およびpMOSFET形成領 域30の双方にn型低濃度領域31、32を形成する。 その後、窒素雰囲気中で1000℃10秒程度の熱処理 を行う。次に、図2(c)に示すように、p型Si基板 21上全面にCVD法により厚さ100nm程度のSi 電極26、27の側面にSiO2からなる幅80nm程 度のサイドウォール・スペーサ33を形成する。次い で、図2(d)に示すように、pMOSFET形成領域 30上にフォトレジストからなる第1のマスク層34を 形成し、その後例えばAs+ 35を、エネルギー:50 keV、ドーズ量: 3×10¹⁵ c m⁻²の条件でイオン注 入して、n型高濃度領域36を形成する。

【0017】次に、第1のマスク層34を除去し、図3 (e) に示すように、nMOSFET形成領域29 トに フォトレジストからなる第2のマスク層37を形成した 後、例えばBF2+38を、エネルギー:5keV、ドー ズ量: 1×10¹⁵ c m⁻²、注入角度: 45°の条件で斜 めイオン注入する。この斜めイオン注入により、pMO SFET側のサイドウォール・スペーサの表面には20 nm程度の深さにわたってダメージ層39が形成され る。また、注入エネルギーが5keVと低エネルギーで あるため、BF2 がサイドウォール・スペーサを通して ゲート近傍のSi基板まで達することはない。また、第 1のマスク層34の影になるため、基板表面に直接到達 するイオンはごく僅かである。

【0018】その後、図3(f)に示すように、1%の 希フッ酸溶液で30秒程度ウェットエッチングを行う。 1%の希フッ酸溶液のSiO2 に対するエッチングレー トが4 n m/分であるが、サイドウォール・スペーサ表 面のダメージ層の部分はその20倍程度のエッチングレ ートとなるため、pMOSFET側のサイドウォール・ スペーサ表面の20nm程度のダメージ層39を制御性 よくエッチングすることができる。その後、図3 (g) に示すように、例えばBF2+40を、エネルギー:20 keV、ドーズ量: 3×1015 cm-2の条件でイオン注 40 入して、p⁺ 型ソース・ドレイン領域41を形成する。 このソース・ドレイン領域を形成するためのイオン注入 により、pMOSFET形成領域30中に存在したn型 低濃度領域32をp型に反転させることができる。その 後、第2のマスク層37を除去し、窒素雰囲気中で10 00℃10秒程度の活性化熱処理を行った後、常法によ りシリサイド層、層間の絶縁膜、配線等を形成する。な お、上述の実施例では、n型高濃度領域を形成した後に p⁺ 型ソース・ドレイン領域を形成していたがこの順序

ETをLDD構造に、pMOSFETをシングルドレイ ン構造に形成していたが、これを逆にすることもでき る。

[0019]

【発明の効果】以上説明したように、本発明は、例え ば、nMOSFETをLDD構造に、またpMOSFE Tをシングルドレイン構造に形成するCMOS半導体装 置の製造工程において、pMOSFET側のサイドウォ ール・スペーサをnMOSFET側のサイドウォール・ O2 膜を堆積した後、異方性エッチングを行い、ゲート 10 スペーサ幅よりも薄く形成した後にp型ソース・ドレイ ン領域を形成するためのイオン注入を行うものであるの で、pMOSFETのソース・ドレイン領域を比較的浅 く形成してもn型低濃度領域 (LDD領域) の導電型を 反転させることができる。従って、本発明によれば、p MOSFETのソース・ドレイン領域の接合深さをnM OSFETのソース・ドレイン領域と同等もしくは浅く 形成でき、pMOSFETの短チャネル効果を抑制して 素子の微細化を実現することができる。また、nMOS FET側では、LDD領域(n型低濃度領域)を十分の 20 長さに確保して短チャネル効果やホットキャリア効果を 抑えることができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態を説明するための製造工 程順の断面図。

【図2】 本発明の一実施例を説明するための製造工程 順の断面図の一部。

【図3】 本発明の一実施例を説明するための、図2の 工程に続く工程での製造工程順の断面図。

【図4】 従来例を説明するための製造工程順の断面図 30 の一部。

【図5】 従来例を説明するための、図4の工程に続く 工程での製造工程順の断面図。

【符号の説明】


- 1 p型Si基板
- 2 フィールド酸化膜
- 3 n型ウェル領域
- 4 ゲート酸化膜
- 5 ゲート電極
- 6 As^+
- 7 n型低濃度領域
- 8 サイドウォール・スペーサ
- 9 レジスト膜
- 10 BF2+
- 11 p⁺ 型ソース・ドレイン領域
- 21 p型Si基板
- 22 フィールド酸化膜
- 23 n型ウェル領域
- 24 p型ウェル領域
- 25 ゲート酸化膜

- 28, 35 As+
- 29 nMOSFET形成領域
- 30 pMOSFET形成領域
- 31、32 n型低濃度領域
- 33 サイドウォール・スペーサ
- 34 第1のマスク層
- 36 n型高濃度領域
- 37 第2のマスク層
- 38, 40 BF₂+
- 39 ダメージ層
- 41 p+型ソース・ドレイン領域
- 101 p型Si基板
- 102 フィールド酸化膜

10 103 n型ウェル領域


- 104 p型ウェル領域
- 105 ゲート酸化膜
- 106、107 ゲート電極
- 108, 118 As+
- 109、110 n型低濃度領域
- 111、112 サイドウォール・スペーサ
- 113 第1のマスク層
- 114 B+
- 10 115 p型高濃度ソース・ドレイン領域
 - 117 第2のマスク層
 - 119 n型高濃度領域


【図1】




- 1 -- p型Si基板
- 2…フィールド酸化膜
- 3…n型ウェル領域
- 4…ゲート酸化膜
- 5…ゲート電極
- 6---As+
- 7…n型低濃度領域 8…サイドウォール・スペーサ 9…レジスト膜
- 10--BF2+
- 11…p⁺型ソース・ドレイン領域


【図2】














37… 第2のマスク層


38 ··· BF2+

39…ダメージ層

40 ··· BF2+

41…p+量ソース・ドレイン領域

【図5】



111…サイドウォール・スペーサ

112…サイドウォール・スペーサ 113…第1のマスク層

114 --- B+


115 ··· p型高濃度ソース・ドレイン領域

117…第2のマスク層

118 --- As+

119 … n型高濃度領域

【図4】



101 ··· p型Si基板

102…フィールド酸化膜

103…1型ウェル領域

104…p型ウェル価量

105…ゲート酸化膜

106…ゲート電極 107…ゲート電極

108--- As+

109…n型低濃度領域

110 ···n型低濃度領域